TSMC, как известно, уже полностью развернула серийный выпуск 5-нанометровой продукции, но из-за пандемии отстанет от графика освоения следующего шага технологических норм (3 нм) как минимум на полгода. На прошлой неделе сообщалось, что по той же причине Samsung перенесла начало серийного производства 3-нанометровой продукции на 2022 год. И вот сейчас появилось подтверждение, что южнокорейский гигант теперь действительно ориентируется на 2022 год. Напомним, до недавнего времени Samsung планировала освоить техпроцесс 3 нм в 2021 году.
Одновременно появились новые подробности о фирменной технологии Multi-Bridge-Channel FET(MBCFET), которая станет ключом к переходу на нормы 3 нм, сменив используемую сейчас технологию FinFET.
Для начала стоит отметить, что Samsung MBCFET — это фирменная реализация архитектуры транзисторов gate-all-around FET (GAAFET), о которой мы уже не раз писали. Последняя разрабатывается с 2000 года альянсом, в который кроме Samsung еще входят IBM и Globalfoundries. GAAFET отличается от FinFET тем, что канал транзистора окружен затвором не с трех сторон, а с четырех (отсюда и название), что позволяет преодолеть физические ограничения по масштабированию, которые имеет FinFET с монолитной вертикальной конструкцией канала в виде «плавника». У GAAFET каналы транзисторов представляют собой нанопровода (они сформированы из нескольких горизонтальных кремниевых «нанолистов»). Более наглядное представление можно получить из изображения выше.
Как видим, реализация MBCFET от Samsung несколько отличается от референсной архтктуры. Особенностью MCBFET является возможность размещения транзисторов стопкой с целью повышения плотности компоновки и экономией места по сравнению с FinFET. Кроме того, для MCBFET характерна гибкость — можно менять ширину транзисторов в стеке в соответствии с конкретными техническими требования. То есть, речь об оптимизации по энергопотреблению или быстродействию.
По сравнению с предыдущей технологией (вероятно, речь о техпроцессе 7 нм), следующий технологический узел 3 нм позволит уменьшить площадь микросхемы на 45% при одновременном снижении потребления энергии на 50% или повышении производительности на 33%.
Источник: ITC.ua
Самые актуальные новости - в 
